

����
����Ŀǰ���Ј�(ch��ng)�ϵ���СҎ(gu��)ģLED�@ʾϵ�y(t��ng)��һ����Â��y(t��ng)�Ć�Ƭ�C(j��)��������оƬ����(du��)LED����Ļ�@ʾ����(l��i)�f(shu��)�����ڔ�(sh��)��(j��)��ݔ������Ҫ������ٶȿ죬����Ƭ�C(j��)��(n��i)�����YԴ�^�����\(y��n)���ٶ��^�����y�ڝM(m��n)��ϵ�y(t��ng)Ҫ������FPGA������������һ������F(xi��n)PGA����ܛ�����̌�(sh��)�F(xi��n)Ӳ���������ٶ��^�죻��һ�������������_�YԴ�S�����ɔU(ku��)չ�ԏ�(qi��ng)����ˣ��Æ�ƬF(xi��n)PGA�ͺ�(ji��n)�ε�����·�Ϳ��Ԍ�(sh��)�F(xi��n)����ĻLED�@ʾ���Ŀ������o(w��)�������O(sh��)Ӌ(j��)�h�֎�(k��)�����м��ɶȸߡ���(w��n)���Ժ����O(sh��)Ӌ(j��)�`���Ч�ʸߵȃ�(y��u)�c(di��n)��
����1 ϵ�y(t��ng)���w�Y(ji��)��(g��u)
����LED����Ļ�@ʾϵ�y(t��ng)����λ�C(j��)��PC�C(j��)������Ƭ�C(j��)ϵ�y(t��ng)��FPGA��������LED�@ʾ���������(q��)��(d��ng)�·��ģ�K�M������D1��ʾ����λ�C(j��)ؓ(f��)؟(z��)�h�����ַ��Ȕ�(sh��)��(j��)�IJɼ��c�l(f��)������Ƭ�C(j��)ϵ�y(t��ng)�c��λ�C(j��)֮�g�Ԯ�������ͨ��������ʽ��ͨ�^(gu��)���ж˿ڏ���λ�C(j��)�@������ɸ�ʽ�D(zhu��n)�Q�Ĵ��@ʾ�ĈD���c(di��n)ꇔ�(sh��)��(j��)�����������EEPROM�惦(ch��)����֮��ͨ�^(gu��)FPGA�����������惦(ch��)�����@ʾ��(sh��)��(j��)߀ԭ��LED�@ʾ������������·���ÿɾ���߉оƬCyclONeEP1C6������VHDL�Z(y��)�Ծ��̌�(sh��)�F(xi��n)������1/16���跽ʽ��ˢ���l����60Hz�������������ؽ�B2561024�Ć�ɫ�D���@ʾ����FPGA����ģ�K��
����2 LED�@ʾ����������ԭ��
������(du��)����ĻLED�@ʾ����(l��i)�f(shu��)�����@ʾ��(sh��)��(j��)ͨ�����õ��Ǵ��Ђ�ݔ��ʽ���в���1/16�Ē��跽ʽ���D2��1632�c(di��n)�����Ԫģ�K�Ļ����Y(ji��)��(g��u)�����(q��)��(d��ng)�·����4��(g��)74HC595��(j��)(li��n)����������λ�}�_SRCLK�������������Д�(sh��)��(j��)��74HC595�Ĕ�(sh��)��(j��)�˿�SERһλһλ��ݔ�룬��(d��ng)һ�е�����32�Д�(sh��)��(j��)���������ݔ���i����̖(h��o)RCLK���xͨ����̖(h��o)Y0���t��1�еĸ��Д�(sh��)��(j��)�Ϳɰ�Ҫ���@ʾ��
������ͬ�ӵķ����@ʾ�����������(d��ng)16�Д�(sh��)��(j��)����һ�飨�����һ��(g��)���ڣ�����?g��u)ĵ?���_(k��i)ʼ��һ��(g��)���ڵĒ�����ֻҪ���������С��20ms���@ʾ���Ͳ��W�q��
����2561024����Ļ�@ʾ����1632��(g��)��1632�c(di��n)�����(j��)(li��n)���������˿s�̿���ϵ�y(t��ng)�����w����̖(h��o)��ݔ�r(sh��)�g�����@ʾ��(sh��)��(j��)�֞�16��(g��)�^(q��)��ÿ��(g��)�^(q��)��161024�c(di��n)ꇽM����ÿ�Д�(sh��)��(j��)��1024/8=128�ֹ�(ji��)���@ʾ����������̖(h��o)��LED�@ʾ�����҂�(c��)�����(c��)��ݔ��λ����16��(g��)�օ^(q��)�Ĕ�(sh��)��(j��)����ͬһ�K�惦(ch��)����һ�����@ʾ��(sh��)��(j��)��32KB��Ҫ��(zh��n)�_�x��16��(g��)�օ^(q��)�Ĕ�(sh��)��(j��)����惦(ch��)�����x��ַ��16λ�M�������ڔ�(sh��)��(j��)ֻ��32KB�������߿��Þ�0������15λ��ַ�ĸߵ������Ξ飺�е�ַ��4λ�����е�ַ��7λ�����օ^(q��)��ַ��4λ����4λ�օ^(q��)��ַ���g�a��̖(h��o)��Y0~Y15�������i�������i���}�_����16��(g��)�x��ַ�l(f��)�����ڃ�(n��i)�����Ό���1~16�օ^(q��)�ĵ�1�ֹ�(ji��)��(sh��)��(j��)�i�浽����(y��ng)���i������Ȼ������λ�i����̖(h��o)�����،�ԓ16�ֹ�(ji��)��(sh��)��(j��)ͬ�r(sh��)�i����16��(g��)8λ���D(zhu��n)����λ�Ĵ����M�С�����һ��(g��)16��(g��)�x��ַ�l(f��)���r(sh��)�������һ���������D(zhu��n)����λ�Ĵ�����8λ��(sh��)��(j��)��λ����ݔ������λ�r(sh��)犞��x��ַ�l(f��)���r(sh��)犵Ķ����l����һ���������Ό�16��(g��)�օ^(q��)�ĵ�2�ֹ�(ji��)��(sh��)��(j��)�x�����i������(y��ng)���i�����������@�NҎ(gu��)�Ɍ����зօ^(q��)�ĵ�һ�Д�(sh��)��(j��)����ȫ���x�������ڔ�(sh��)��(j��)��Ч�}�_��̖(h��o)�������،����д�����λ��(sh��)��(j��)ݔ�����(q��)��(d��ng)LED�@ʾ������(l��i)����λݔ����2�еĔ�(sh��)��(j��)���ڴ����g��1�б����@ʾ����2��ȫ����������(q��)��(d��ng)��2���@ʾ��ͬ�r(sh��)�����3�а����@�N���օ^(q��)���В���ķ�ʽ�������(g��)LED����Ļ�Ē����@ʾ��
3 ����FPGA�@ʾ�����������O(sh��)Ӌ(j��)
����3.1 FPGA����ģ�K���w����
������D3��ʾ��F(xi��n)PGA����ģ�K��Ҫ�Ɇ�Ƭ�C(j��)�cFPGA�ӿ�����(sh��)��(j��)�x��(xi��)ģ�K���x��ַ�l(f��)�������g�a�����е�ַ�l(f��)��������(sh��)��(j��)�i�����M����λ�Ĵ����M���}�_�l(f��)������ģ�K�M����
�����x��ַ�l(f��)������Ҫ�a(ch��n)���x��ַ��̖(h��o)����ַ��̖(h��o)����MCU�ӿڼ���(sh��)��(j��)�x��(xi��)ģ�K���xȡ�ⲿSRAM1��SRAM2����̎���õ�LED�@ʾ����(sh��)��(j��)�����є�(sh��)��(j��)���օ^(q��)��ʽ�͵���(sh��)��(j��)�i�����M�i�����i����ݔ��16�օ^(q��)��(sh��)��(j��)��ͨ�^(gu��)��λ�Ĵ����M��(sh��)�F(xi��n)�����D(zhu��n)�Q�õ��@ʾ������Ҫ�Ĵ��Д�(sh��)��(j��)��������LED�@ʾ�����(q��)��(d��ng)�·���}�_�l(f��)�������ģ�K�ṩ����(y��ng)��ͬ���r(sh��)����е�ַ�l(f��)�����a(ch��n)������(y��ng)������̖(h��o)�����@ʾ�������(q��)��(d��ng)�·��
����3.2 ��Ƭ�C(j��)�cFPGA�ӿڼ���(sh��)��(j��)�x��(xi��)ģ�K
������Ƭ�C(j��)�cFPGA�ӿڼ���(sh��)��(j��)�x��(xi��)ģ�K�Y(ji��)��(g��u)��D4��ʾ����Ƭ�C(j��)��EEPROM���xȡ��(sh��)��(j��)������(j��)�@ʾҪ���M(j��n)��̎������ͨ�^(gu��)�ӿڼ���(sh��)��(j��)�x��(xi��)ģ�K�є�(sh��)��(j��)������(sh��)��(j��)���_��SRAM1��SRAM2������ߔ�(sh��)��(j��)�Ă�ݔ�ٶ������C�@ʾЧ�����B�m(x��)������ϵ�y(t��ng)�в����p�w�ГQ���g(sh��)��(l��i)��ɔ�(sh��)��(j��)�惦(ch��)�^(gu��)�̡�Ҳ�����f(shu��)�������pSRAM�惦(ch��)�Y(ji��)��(g��u)��������ȫ��(d��)�����x����(xi��)��ַ��(xi��n)�͔�(sh��)��(j��)��(xi��n)݆���ГQ�M(j��n)���x��(xi��)�������r(sh��)��F(xi��n)PGA��һ��(g��)�ض��ĕr(sh��)�gֻ�ăɉKSRAM�е�һ�K�xȡ�@ʾ�Ĕ�(sh��)��(j��)�M(j��n)���@ʾ��ͬ�r(sh��)����һ�KSRAM�cMCU�M(j��n)�Д�(sh��)��(j��)���Q��MCU��(hu��)��(xi��)���µĔ�(sh��)��(j��)�����ν��湤�����Ɍ�(sh��)�F(xi��n)�������������p�����@ʾģʽ������@ʾ�ă�(n��i)�ݲ���׃����һ�KSRAM��Ĕ�(sh��)��(j��)��׃�r(sh��)��MCU����Ҫ�o����һ�KSRAM��(xi��)��(sh��)��(j��)��
����ԓģ�K����VHDL���ޠ�B(t��i)�C(j��)��(l��i)��(sh��)�F(xi��n)������(g��)���Ʒ֞�4��(g��)��B(t��i)�����B(t��i)�D(zhu��n)�Q�D��D5��ʾ���乤���^(gu��)�����£�
����ϵ�y(t��ng)�_(k��i)�C(j��)�M(j��n)���ʼ��B(t��i)ST0����Ƭ�C(j��)�Č�(xi��)��ʹ�ܶ�E����ƽ����Ƭ�C(j��)��EEPROM���xȡ��(sh��)��(j��)���є�(sh��)��(j��)��(xi��)�뵽SRAM1��ͬ�r(sh��)FPGA�xȡSRAM2�еĔ�(sh��)��(j��)����(d��ng)��Ƭ�C(j��)��(sh��)��(j��)��(xi��)��һ����(sh��)��(j��)��E׃?y��u)���ƽ���?d��ng)FPGA��SRAM2���x�ꔵ(sh��)��(j��)���Y(ji��)����̖(h��o)READ_END����ƽ�r(sh��)���M(j��n)��ST1��B(t��i)��

��ST1��B(t��i)�������](m��i)���µĔ�(sh��)��(j��)��(xi��)��tE���ָ��ƽ��F(xi��n)PGA�xȡSRAM1�Ĕ�(sh��)��(j��)�����o�B(t��i)�@ʾ��ֻ�Ю�(d��ng)��Ƭ�C(j��)���x�������̖(h��o)E����ƽ��READ_END����ƽ�r(sh��)���M(j��n)��ST2��B(t��i)����ST2��B(t��i)������Ƭ�C(j��)�є�(sh��)��(j��)��(xi��)��SRAM2��ͬ�r(sh��)FPGA�xȡSRAM1�Ĕ�(sh��)��(j��)����Ƭ�C(j��)��(sh��)��(j��)��(xi��)���E׃?y��u)���ƽ���?d��ng)FPGAһ����(sh��)��(j��)�x���READ_END����ƽ���M(j��n)��ST3��B(t��i)����ST3��B(t��i)��������](m��i)����(sh��)��(j��)��(xi��)��E����ƽ��F(xi��n)PGA�xȡSRAM2�еĔ�(sh��)��(j��)����(d��ng)��Ƭ�C(j��)���µĔ�(sh��)��(j��)��(xi��)��r(sh��)E׃?y��u)���ƽ���?d��ng)FPGAһ����(sh��)��(j��)�x���READ_END����ƽ�r(sh��)�������M(j��n)��ST0��B(t��i)��ͨ�^(gu��)�@�N�ܶ���(f��)ʼ�Ľ��湤����ɔ�(sh��)��(j��)�Č�(xi��)���c�xȡ����˿ڳ������£�
����
����3.3 �x��ַ�l(f��)����
�����x��ַ�l(f��)������Ҫ�a(ch��n)���ⲿ������SRAM1��SRAM2�����x��ַ��̖(h��o)��ʹϵ�y(t��ng)�����_�؏Ĵ惦(ch��)�����xȡ����(y��ng)���@ʾ��(sh��)��(j��)�����ַ���λ��0�������ַ�քe���е�ַ��hang��30�ݣ����е�ַ��lie��60�ݣ����օ^(q��)��ַ��qu��30�ݣ�15λ��Ч��ַ��̖(h��o)����16��(g��)�}�_���ڃ�(n��i)�x����SRAM1��SRAM2���е�16�ֹ�(ji��)��(sh��)��(j��)���䲿��VHDLԴ�������£�
����
����3.4 �g�a��
�����g�a��ģ�K��Ҫ�Ǯa(ch��n)��16·�ķօ^(q��)��̖(h��o)�����ƽ��Ч���քe����16��(g��)�i��������16��(g��)�օ^(q��)���@ʾ��(sh��)��(j��)�քe�i��������(y��ng)���i��������3.5 ��(sh��)��(j��)�i�����M����λ�Ĵ����Mģ�K
������(sh��)��(j��)�i�����Mģ�K��16��(g��)8λ�i�����M���i�����M���i��16��(g��)�օ^(q��)�Ĕ�(sh��)��(j��)����λ�Ĵ����Mģ�K��16��(g��)8λ��λ�Ĵ����M�����Ѹ�·�i������8λ���Д�(sh��)��(j��)�D(zhu��n)�Q��ͬ�r(sh��)ݔ����16·���Д�(sh��)��(j��)���(q��)��(d��ng)LED�@ʾ������(sh��)�F(xi��n)��(sh��)��(j��)�IJ����D(zhu��n)�Q��
���������ɵ�Ԫ����̖(h��o)��D6��ʾ��������DATA_IN��7.0�ݞ�ÿ��(g��)�օ^(q��)��8λ���Д�(sh��)��(j��)ݔ����SCLK����λ�r(sh��)���CLR��������̖(h��o)��LOAD�锵(sh��)��(j��)�i����̖(h��o)��CS��150�ݞ�16�օ^(q��)��ݔ����̖(h��o)�����g�a����ݔ������DATA_OUT��150�ݞ�16·�Ĵ��Д�(sh��)��(j��)ݔ����
����
3.6 �}�_�l(f��)����
����ϵ�y(t��ng)����1/16�Ē��跽ʽ���є�(sh��)��(j��)�֞�16�օ^(q��)��16�օ^(q��)��(sh��)��(j��)ͬ�r(sh��)���������O(sh��)ˢ�µ��l�ʞ�60Hz�������ڞ�16.67ms����ÿһ���@ʾ�ĕr(sh��)�g�s��16.67ms/16=1.04ms��ÿ����1024λ���t��λ�}�_���ڞ�1.04/1024=102s������λ�l�ʞ�0.983MHz���ϲ��ܝM(m��n)��Ҫ����
����������λ�}�_�ǔ�(sh��)��(j��)�xȡģ�K�r(sh��)犵�2���l�����ϵ�y(t��ng)�ĕr(sh��)�����1.97MHz���ϣ���ϵ�y(t��ng)����50MHz�r(sh��)�Դ��
������r(sh��)��D��D7��ʾ��
����
����������RDCLK��FPGA�xȡ��(sh��)��(j��)�r(sh��)���SCLK�Ǵ���ݔ������λ�r(sh��)�����RDCLK��2���l��LOAD�ǔ�(sh��)��(j��)�i����̖(h��o)��ÿ���x��16��(g��)�օ^(q��)�е�ij��(g��)�ֹ�(ji��)��(sh��)��(j��)DATA��a(ch��n)���i����̖(h��o)����(sh��)��(j��)�i���ڔ�(sh��)��(j��)�i�����M������r(sh��)���RDCLK��16���l��
����4 FPGA����ģ�K�ķ����y(c��)ԇ
������QuartusII5.1�н���һ��(g��)���̣�������ԭ��D�ļ����ц�Ƭ�C(j��)�cFPGA�ӿڼ���(sh��)��(j��)�x��(xi��)ģ�K���x��ַ�l(f��)�������g�a�����е�ַ�l(f��)��������(sh��)��(j��)�i��������λ�Ĵ������}�_�l(f��)�����Ȇ�Ԫģ�K������ģ�KԪ����̖(h��o)�B������(l��i)����(g��u)�ɿ�����ģ�K߉�D����(du��)�书�ܷ���������Y(ji��)����D8��ʾ���Ĵ惦(ch��)�����xȡ16�ֹ�(ji��)��(sh��)��(j��)����(j��ng)�����D(zhu��n)�Qݔ��16·�Ĵ��Д�(sh��)��(j��)���IJ��ΈD�������������_���Ҹ�ݔ���˿���̖(h��o)�����ϕr(sh��)��Ҫ����
����5 �Y(ji��)�Z(y��)
����FPGA���ھ�(xi��n)�ɾ���оƬ�����Ը���(j��)��ͬ���Ñ�(h��)Ҫ���M(j��n)�в�ͬ�ľ��̣��s����ϵ�y(t��ng)���_(k��i)�l(f��)���ڲ���(ji��)�s��Ӳ�����_(k��i)�l(f��)�ɱ���������FPGA����оƬ���^�������O(sh��)Ӌ(j��)�˴���ĻLED��ɫ�D���@ʾ������ϵ�y(t��ng)���S��LED�@ʾ�����g(sh��)�İl(f��)չ��F(xi��n)PGA�cARM��DSP��оƬ�ĽM�����،����pɫ�@ʾ���Ͳ�ɫ�@ʾ���I(l��ng)��@�ÏV���đ�(y��ng)����

